Προγραμματισμός και έλεγχος της κάρτας L1DDC των ανιχνευτών micromegas του πειράματος Atlas
| dc.contributor.advisor | Κυριάκης - Μπιτζάρος, Ευστάθιος | |
| dc.contributor.advisor | Ζαχαριάδου, Αικατερίνη | |
| dc.contributor.author | Μεσολογγίτης, Ιωάννης | |
| dc.contributor.author | Γκούντης, Αχιλλέας | |
| dc.date.accessioned | 2017-03-08T08:09:23Z | |
| dc.date.available | 2017-03-08T08:09:23Z | |
| dc.date.issued | 2017-02-20 | |
| dc.identifier.uri | http://okeanis.lib2.uniwa.gr/xmlui/handle/123456789/3317 | |
| dc.description.abstract | Η κάρτα Level-1 Data Driver Card (L1DDC) σχεδιάστηκε για να ικανοποιήσει τις ανάγκες διαχείρισης δεδομένων του συστήματος New Small Wheel (NSW), το οποίο πρόκειται να εγκατασταθεί στον αναβαθμισμένο ανιχνευτή του πειράματος ATLAS. Η ανάγκη για την αναβάθμιση του ανιχνευτή ATLAS προέρχεται από την αυξημένη φωτεινότητα (luminosity) που αναμένεται να επιτευχθεί κατά τη διάρκεια της τρίτης και της τέταρτη φάσης του πειράματος (Run 3 & 4). To NSW αποτελείται από δύο διαφορετικές τεχνολογίες ανιχνευτών: τον ανιχνευτή MicroMegas (MM) και τον ανιχνευτή small Strip Thin Gap Chamber (sTGC). Οι νέοι αυτοί ανιχνευτές σχεδιάστηκαν ώστε να ανταποκρίνονται στον υψηλό ρυθμό παραγωγής σωματιδίων των νέων πειραμάτων παρέχοντας υψηλή χωρική και χρονική ανάλυση. Η κάρτα L1DDC εδράζεται στον ανιχνευτή και λειτουργεί ως μια ενδιάμεση κάρτα η οποία διαχειρίζεται τα ψηφιακά δεδομένα που διακινούνται ανάμεσα στις κάρτες των ανιχνευτών (Front-end) και το σύστημα FELIX (Front End LInk eXchange) που βρίσκεται εκτός του ανιχνευτή. Η L1DDC δέχεται δεδομένα από 8 κάρτες ανιχνευτών μέσω ηλεκτρικής διεπαφής και τα προωθεί στο σύστημα FELIX μέσω οπτικής διεπαφής με ρυθμό 4.8 Gb/s. Το κύριο εξάρτημα της κάρτας αυτής είναι το ολοκληρωμένο κύκλωμα ειδικού σκοπού (ASIC) με την ονομασία GBTx το οποίο έχει σχεδιαστεί στο CERN. Με δεδομένο ότι το πρωτότυπο της L1DDC που είχαμε διαθέσιμο ήταν ένα από τα πέντε πρώτα που κατασκευάστηκαν και τέθηκε σε πλήρη λειτουργία για πρώτη φορά, ο εκτεταμένος έλεγχος είναι απαραίτητος, ώστε να αποκαλυφθούν πιθανά κατασκευαστικά ή σχεδιαστικά λάθη. Οι έλεγχοι που πραγματοποιήθηκαν περιλαμβάνουν: α) μετρήσεις στις εξόδους των τροφοδοτικών της κάρτας, β) επιβεβαίωση της λειτουργικότητας του ολοκληρωμένου GBTx χρησιμοποιώντας τη λειτουργία εσωτερικών βρόχων (loopbacks) και γ) επιβεβαίωση της λειτουργικότητας της οπτικής και της ηλεκτρικής διεπαφής (E-links) με αποστολή και λήψη δεδομένων σε όλες τις υποστηριζόμενες ταχύτητες (80, 160 και 320 Mb/s). Για την πραγματοποίηση των παραπάνω ελέγχων ένα σύνολο εργαλείων ήταν απαραίτητο. Τα εργαλεία αυτά περιλαμβάνουν έναν αριθμό βοηθητικών καρτών, λογισμικό, υλισμικό (firmware) σε γλώσσα VHDL και ένα αναπτυξιακό σύστημα με FPGA. Τα περισσότερα από αυτά τα εργαλεία δόθηκαν από την ομάδα σχεδιασμού της L1DDC, ωστόσο κατά την διεξαγωγή των ελέγχων ήταν απαραίτητη η αποσφαλμάτωση, η επεξεργασία και η σχεδίαση νέου υλισμικού. Τα αποτελέσματα των ελέγχων έδειξαν ότι η συμπεριφορά της πρωτότυπης L1DDC είναι η αναμενόμενη. Αποκαλύφθηκαν προβλήματα που οφείλονται πιθανότατα στην συγκόλληση των εξαρτημάτων στην κάρτα. Επίσης, πολύωρες μετρήσεις έδειξαν σημαντικό αριθμό σφαλμάτων μετάδοσης σε μερικά κανάλια γεγονός που απαιτεί διερεύνηση για την αποκάλυψη της προέλευσης των σφαλμάτων αυτών. | el |
| dc.format.extent | 87 | el |
| dc.language.iso | el | el |
| dc.publisher | Α.Ε.Ι. Πειραιά Τ.Τ. | el |
| dc.rights | Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 3.0 Ελλάδα | * |
| dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/3.0/gr/ | * |
| dc.subject | TPSH::Τεχνολογία::Ηλεκτρονική::Ηλεκτρονικά Κυκλώματα | el |
| dc.subject | TPSH::Επιστήμη Υπολογιστών::Πρωτόκολλα Δικτύου Υπολογιστή | el |
| dc.title | Προγραμματισμός και έλεγχος της κάρτας L1DDC των ανιχνευτών micromegas του πειράματος Atlas | el |
| dc.title.alternative | Configuration and testing of the L1DDC board for micromegas detectors of the Atlas experiment | el |
| dc.type | Πτυχιακή εργασία | el |
| dc.contributor.committee | Κυρίακης - Μπιτζάρος, Ευστάθιος | |
| dc.contributor.committee | Ζαχαριάδου, Αικατερίνη | |
| dc.contributor.committee | Ραγκούση, Μαρία | |
| dc.contributor.department | Τμήμα Ηλεκτρονικών Μηχανικών Τ.Ε. | el |
| dc.contributor.faculty | Σχολή Τεχνολογικών Εφαρμογών | el |
| dc.subject.keyword | Πείραμα ATLAS | el |
| dc.subject.keyword | New Small Wheel (NSW) | el |
| dc.subject.keyword | L1DDC | el |
| dc.subject.keyword | VHDL | el |
| dc.subject.keyword | Διαχείριση δεδομένων | el |
| dc.subject.keyword | Ανιχνευτής Micromegas | el |
| dc.description.abstracttranslated | The Level-1 Data Driver Card (L1DDC) is designed to fulfill the needs of the New Small Wheel, which will be used in the upgraded ATLAS experiment detectors. The motivation for the ATLAS New Small Wheel upgrade is to cope with the high luminosity of L = 5×1034 cm-2 expected during Run 3 and the ultimately luminosity of L = 7×1034cm-2 during the High Luminosity LHC (HL-LHC). The NSW consists of two detector technologies: the MicroMegas (MM) serving as the primary precision tracker and the small Strip Thin Gap Chambers (sTGC) as the primary trigger. These new detectors are designed to operate at high rates and offer excellent real-time spatial and time resolution. In addition the on-board electronic components must have the ability to survive the hard hostile conditions: magnetic field of B = 0.4 T and a radiation dose of D = 1700 Gy. Therefore, a robust mechanism of error detection – correction to assure the integrity of the transmitted data is compulsory. The L1DDC resides on the detector and serves as an intermediate board handling the digital data between the front-end (FE) boards and the off-detector Front End LInk eXchange (FELIX) network interface. It accepts electrical bit streams coming from up to 8 FEs and transmits them to the FELIX, through an optical link at a rate of 4.8 Gb/s. The key component of L1DDC is, the developed at CERN, high-speed serializer/deserializer Application Specific Integrated Circuit (ASIC) named GigaBit Transceiver (GBTx). Since L1DDC plays a significant role to the functionality of the NSW, extensive testing of the prototypes is required, to verify its correct operation and to reveal possible construction and design flaws. The tests performed include: a) dc voltage measurements at the outputs of the L1DDC's power supplies, b) verification of the various GBTx modules using its internal loopback modes of operation, and c) data integrity and packet-level error measurements for both the optical and electrical signal paths of the L1DDC at different data rates. Apart of the L1DDC itself additional hardware and software tools, such as FPGA boards, interface cards and FPGA firmware, required to perform the above mentioned tests, were provided by the L1DDC's design team. Throughout the testing process debugging and modification of the given FPGA firmware, as well as development new firmware in order to overcome the limitations of the existing one, became necessary. The more significant are the developed modules for data generation at different rates, the real-time error tester, and the bit-level synchronization unit. | el |
Αρχεία σε αυτό το τεκμήριο
Αυτό το τεκμήριο εμφανίζεται στις ακόλουθες συλλογές
Εκτός από όπου επισημαίνεται κάτι διαφορετικό, το τεκμήριο διανέμεται με την ακόλουθη άδεια:
Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 3.0 Ελλάδα
Αναφορά Δημιουργού-Μη Εμπορική Χρήση-Όχι Παράγωγα Έργα 3.0 Ελλάδα